محاسبه و تحلیل قابلیت اطمینان مدار های دیجیتال با وجود خطاهای همبسته

در این پایان نامه، سعی داریم ساختار سیستم را با کمک توصیف شبکه ی بیزین برای تجزیه و تحلیل قابلیت اطمینان سیستم و مشخص کردن فاکتور اهمیت تشخیص و قطعه بحرانی با فرض همبسته بودن خطا مدل کنیم. روش ارائه شده به کمک سیستم های مرسوم موازی، k از n و پل توضیح داده شده است. در ضمن مقایسه ای بین نتایج به دست آمده با فرض خطای همبسته و فرض مستقل بودن خطا ارائه شده است. سپس تلاش شده با تعمیم نتایج فوق، از آنها در تجزیه وتحلیل قابلیت اطمینان مدارات دیجیتال استفاده شود. در این پایان نامه ما به معرفی یک روش برای محاسبه ی قابلیت اطمینان مدارها ی ترکیبی در حضور خطاهای همبسته می پردازیم. ابتدا به کمک یک الگوریتم کدگذاری قابلیت اطمینان هر گیت را با توجه به ضرایب همبستگی آن گیت مدل کرده و سپس با ارائه دو روش قابلیت اطمینان مدار را محاسبه کرده ایم.